74LS373是三态来自输出的八D锁存器，共有54S373和74LS373两种线路。373 的输出端 Q0~Q7 360百科可直接与总线相连。

当锁存允许端LE为高电平时，Q 随数据D而变。当LE为低电平时，D 被锁存在已建立的数据电平。当LE端施密特触发器的复屋动乙列应增终输入滞后作用，使交流和直流噪声抗扰度被改 400mV。

• 中文名称 74LS373
• 型号 TPD PD
• 输出端 Q0~Q7
• 锁存允许端 LE

产品说明

　　结构型式，其主要电气特性的典型值如下(不同厂家具体值有差别):

　　型号 TPD PD

74ls373的照片及内部结构

　　来自54S373/74S373 360百科7ns 525mW

　　明企54LS373/74LS373 17尼ns 120mW

　　当三态允板许控制端 OE 为低电平时，Q0~Q7为正读跟必从常逻辑状态，可用存来驱动负载或总线。当 OE 为高电平时，Q0~Q7 呈高阻态，既不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

引出端

　　远板药D0~D7 数据输入端

　　OE 三态允许控制端(低电平有茶判站金效)

　　Q0~Q7 输出航办续预游二待束端

真值表